锁相放大器是以FPGA 加ARM单片机去设计,是浮点数数字信号处理的计算任务由 FPGA硬件加速完成,而结果数据采集和上位机交互由ARM单片机处理。为了提高性价比,系统以独立双输入输出通道为原则设计,从而在单板上实现双路锁相通道。
模拟输入 | |
频率范围 | AC–0.5MHz |
输入阻抗 | 50 ohm |
输入噪声 | 10nV/Hz1/2 (>10 kHz) |
电压范围 | -1V to +1V |
输入增益 | 1, 10 |
模/数转换 | 14 bit; 4 MSa/s |
模拟输出 | |
输出 | 2 channels; -1V to +1V |
频率范围 | DC–0.5MHz |
数/模转换 | 16 bit; 4 MSa/s |
锁相解调器 | |
解调器数量 | 2 channels |
时间常量 | 10ms, 100ms |
过滤带宽(Hz) | 1000, 100 |
谐波 | 1F, 2F, 3F, 4F |
参考相位分辨率 | 1.0 degree |